

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

03-205573

(43)Date of publication of application: 09.09.1991

(51)Int.CI.

G01R 31/302

GO1R 31/26

H01L 21/66

(21)Application number: 01-344027

(71)Applicant: SHARP CORP

(22)Date of filing:


29.12.1989


(72)Inventor: NAKANO AKIHIKO

(54) METHOD AND DEVICE FOR INSPECTING SEMICONDUCTOR

(57)Abstract:

PURPOSE: To automatically obtain a defective address and to prevent erroneous specification of this address in a process hereafter by applying stamping with the use of a charged particle beam on the neighborhood of defective circuit element in accordance with data for arrangement position from a defective position calculating part. CONSTITUTION: First of all, an electrical measurement for the semiconductor chip in a semiconductor device 10 is made by an LSI tester 5 to obtain the defective circuit element (21). The obtained data are introduced to the defective position calculating part (function of a computer 4), and the data for arrangement position corresponding to the address 21 of the defective circuit element are obtained in accordance with table data of a layout pattern stored beforehand. Based on these data, an irradiation is made with the charged particle beam 18 having an energy conforming to the stamping work of chip surface, toward the position apart a specified space from the address 21 of chip. The stamping of 24a-24d showing the position of the defective





circuit element are thereby applied on the chip surface. Then, this chip is set on a transmission type electron microscope and the defective circuit element on the chip is specified with taking the stamps 24 as marks to investigate the cause of defect for this circuit element.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than

19日本国特許庁(JP)

① 特許出願公開

◎ 公開特許公報(A) 平3-205573

50 Int. Cl. 5

識別記号

庁内整理番号

❸公開 平成3年(1991)9月9日

G 01 R 31/302 31/26 H 01 L 21/66

G 8203-2G C 7013-5F

6912-2G G 01 R 31/28

L

審査請求 未請求 請求項の数 2 (全8頁)

60発明の名称

半導体検査装置及び半導体検査方法

②特 願 平1-344027

②出 願 平1(1989)12月29日

⑫発 明 者 中

明彦

大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社

内

⑪出 願 人 シャープ株式会社

大阪府大阪市阿倍野区長池町22番22号

何代 理 人 弁理士 大西 孝治

明细想

1. 発明の名称

半導体検査装置及び半導体検査方法

2. 特許請求の範囲

 刻印が施されるに必要なエネルギーを有する荷電 粒子ピームを照射するようにしてあることを特徴 とする半導体検査装置。

(2)請求項1記載の半導体検査装置を用いて半導体チップに刻印を施した後、透過型電子顕微鏡を用いて、前記刻印を目印に前記半導体チップ上の不良の回路素子を特定し、当該回路素子の不良原因を調査することを特徴とする半導体検査方法。

3. 発明の詳細な説明

<産業上の利用分野>

本発明はLSI等の半導体装置の不良原因を調査する際に使用される半導体検査装置及び半導体検査方法に関する。

<従来の技術>

従来、LSI等の半導体装置の不良原因を調査するにあたっては、次に述べるような方法が採られている。まず、電気不良の半導体装置を破断させて内部の半導体チップを露出させた後、半導体テスタを用いて半導体装置を電気的に検査し、この検査結果をプリントアウトする。プリントアウ

トされたものを見れば、半導体チップにおける回 路上の不良箇所が判るので、別に用意したレイア ウト設計時の設計図面を参照して、半導体チップ 上の不良箇所(以下、不良アドレスとする)を見 つけ出す。その後、第6図(a)に示すように半選体 装置のパッケージから取り出して半導体チップ1 0'をダイシングマシン等を用いて切り出し、中 央部に不良アドレス21を有する試料チップ片20を 得る。そして試料チップ片20の裏面を第6図(b)に 示すように平面研磨装置を用いて研磨し、試料チ ップ片20を50 µm 程度にまで薄くする。なお、第 6 図(6)では平面研磨装置でも研磨台26のみが示さ れている。これ以上、試料チップ片20を薄くする と壊れてしまう虞れがあるので、最終的には別に 用意された荷電粒子ビーム加工装置を使用する。 この過程を第6図に)(のを参照して説明すると、研 磨された試料チップ片20を所謂メッシュである試 料支持台27に取り付けた後、これを荷電粒子ビー ム加工装置にセットして動作させる。すると、試 料支持台27とともに試料チップ片20が回転し、と

同時に、荷電粒子ピームが試料支持台27の中央部に形成された丸穴271を介して試料チップ片20の裏面に対して15°程度の浅い角度で照射され、これにより試料チップ片20の裏面中央部が山形に薄片化される。そして試料チップ片20の中央部を500. 人程度にまで薄くし、これを別に用意された透過型電子顕微鏡を用いて試料チップ片20の不良アドレスにおける結晶欠陥等を観察し、半導体装置の不良原因を調査する。

<発明が解決しようとする課題>

しかしながら、上記従来例による場合には、次 に述べるような種々の欠点が指摘されている。

まず、半導体テスタによって半導体チップ10'における回路上の不良箇所が判ったとしても、半導体チップ10'の物理的な位置(不良アドレス21)を設計図を見比べながら特定せねばならず、この作業が非常に煩わしく、熟練した者であっても間違いが多いという欠点がある。

また、半導体チップ10'の不良アドレス21が判ったとしても、切り出しの方式上、透過型電子顕

微鏡で観察されることになる試料チッフ片20の中央部と不良アドレス21の部分とが一致しないことが多いという欠点がある。半導体チップ10'に繰り返しパターンが形成されている場合には、特に大きな問題となり、結果として、半導体装置の不良原因の正確な調査を行う上で非常に大きな支障となっている。

本発明は上記事情に鑑みて創案されたものであ り、その目的とするところは、半導体チップの不 良アドレスを自動的に求めることができ、その後 の工程において、半導体チップの不良アドレスを 誤らないようにし得る半導体検査装置及び半導体 検査方法を提供することにある。

<課題を解決するための手段>

本発明の第1請求項にかかる半導体検査装置は、 半導体チップに荷電粒子ピームを照射して得られ た二次電子の検出データに基づいて当該半導体チップの拡大画像を表示出力する装置であって、前 記半導体チップの電気的特性を測定し、当該測定 結果に基づき不良の回路素子を求める半導体テス

本発明にかかる第2請求項にかかる半導体検査 方法は、請求項1記載の半導体検査装置を用いて 半導体チップに刻印を施した後、透過型電子顕微 鏡を用いて、前記刻印を目印に前記半導体チップ 上の不良の回路素子を特定し、当該回路素子の不 良原因を調査する。

<作用>

半導体検査装置にセットされた半導体チップと

そして、刻印の施された半導体チップを透過型電子顕微鏡にセットし、刻印を目印に半導体チップ上の不良の回路素子を特定し、当該回路素子の不良原因を調査する。

<実施例>

以下、本発明にかかる半導体検査装置及び半導

体テスタに相当する)によって半導体装置10の回路上の不良箇所が検査されるようになっている(詳しいことについては後述する)。

なお、半導体装置10は図示されていないがその パッケージの上部が予め破断加工され、これで内 部の半導体チップ10'が露出するようになってい る。

体検査方法の一実施例を図面を参照して説明する。 第1図は半導体検査装置の構成図、第2図は半導体検査装置の表示出力図で、刻印が施された半導体チップの拡大画像を示す図、第3図は半導体チップがら試料チップ片が切り出される様子を示す説明図、第4図は研磨機により試料チップ片が研磨されている様子を示す説明図、第5図(a)は荷電粒子ピーム加工装置により試料チップ片が薄片化されている様子を示す説明図、第5図(b)は試料チップ片の破断面を併せて示す第5図(a)に対応する図である。

まず、第1図を参照して半導体検査装置の概略 構成について説明する。

図中16は装置本体内を所定の真空状態にする真空排気装置であり、装置本体の内底部には、半導体装置10を X - Y 平面自由自在に移動させる X - Y ステージ1 が設けられている。図中2 は X - Y ステージ1 上に設けられたソケット9 に接続可能であって、接続された状態でLSIテスタ5(半導

制御されるようになっている。

所定エネルギーを有する荷電粒子ピーム18が半 導体チップ10'に照射されると、この被照射部か ら二次電子が発生する。この二次電子はX-Yス テージ1 の近傍に配置された二次電子検出器7 で 検出される。この二次電子検出器7 の出力信号は 二次電子信号増幅器7 'を介して表示装置8 に逐 次導入され、ここで半導体チップ10'の拡大画像 が表示出力されるようになっている。

次に、LSIテスタ5 について説明する。これには、半導体装置10の電気的特性に関するデータが予め用意されており、半導体装置10に電源供給させた状態で所定動作を行わせ、回路上の不良箇所を検査するようになっている。半導体装置10がのアドレスに対して所定データを書込んだ後にいるである出たデータが相違するならは、そのアドレスに相当する回路素子部を不良であると判するのである。LSIテスタ5 から出力される半導

体装置10の回路上の不良箇所に関するデータは、 所定のタイミングでコンピュータ 4に導かれるようになっている。

コンピュータ 4は装置の全体を制御するに必要 なプログラムが予め用意されており、データ転送 用ネットワーク17を通じてLSIテスタ5、表示 装置8 、X-Yステージ制御装置16、走査制御装 置3 ' 等を所定動作させるための命令を個別に与 えるようになっている。またコンピュータ4には、 大容量の外部メモリとしてフロッピィディスク等 のデータベース6 が装備されている。このデータ ベース6には、半導体チップ10、を構成する回路 案子とその配置位置との関係を与えるレイアウト パターンのテーブルデータが格納されている。つ まりデータベース6 に格納されている個々のデー タは、半導体チップ10'に形成された回路素子ご との座標データであり、これは、半導体チップ1 0'上に複数個設けられた所謂アライメントマー クを基準点として設定された X'-Y'座標系で 表示されている。なお、コンピュータ 4のソフト

ウェアには、不良箇所算出部としての機能が含め られるようになっている。

次に、上記のように構成された半導体検査装置 の動作説明を行い、併せてコンピュータ 4の機能 について説明する。

まず、半導体チップ10'が露出した半導体を動作では、10をコネクタ9に接続し、しSIテスタ5を体と、しSIテスタ5を体と、しSIテスタ5を体と、しSIテスタ5を体と、しSIテスタ5を体と、しSIテスタがのようが、10'で、中の

ところで、半導体装置10の集積度をみるにすると、名の送り精度は0.1 μm 以下に対するです。 の送り精度は0.1 μm 以下に対する マステージ1 に対する マステージ1 に対する キュア ステージ1 に対する キュア の取付方式上、メーヤステージ1 に対する とって アライメント クタークを拡大表示 高い といる マステージ 1 の といる といる はな 大変 では ない スーソステージ 1 の を を は ない ない は ない スーツステージ 1 の ない と ない ない は ない カーツ に で ない かい と で なる。

その後、データベース6 に格納された不良アドレス21の座標データに基づいて X - Y ステージ1を動作させると、表示装置8 の表示画面中に半導体チップ10'でも不良アドレス21の部分が入る。第2 図は半導体チップ10'の中でも不良アドレス21の近傍部分の表示装置8 による拡大画像が示されている。なお、図中22は半導体チップ10'上に

格子状に付けられた回路パターン、23は表示装置 8 側の基準点(後述する刻印加工上の基準点と一 致する)である。

そして、図中示すように半導体チップ10'上の不良アドレス21の部分から所定間隔離れた位置に合計4個の刻印24a~24dを施すべく以下の処理が行われる。

まず、データベース6 に記憶されている不良アドレス21の座標データをもとに刻印24a ~ 24d を施すべき位置の座標データを算出する。この算出にあたっては、予めデータベース6 に格納されている不良アドレス21と刻印24a ~ 24d との位置関係を与えるパターンデータを読み出して行われる。この座標データが算出されると、これをもとにピーム生成部11、走査制御装置3 '等を動作させて、所定エネルギーを有する荷電粒子ピーム18を半導体チップ10'に走査照射させる。すると、荷電粒子ピーム18の照射により穴が握られて所望位置に刻印24a ~ 24d が施される。

ここで刻印24a ~24d の形状等について説明す

る。刻印24a~24dの大きさ及びこれと不良アドレス21との距離については、刻印24a~24dと不良アドレス21の部分とが表示装置8の画面上にたり、且つ両者が明確に判ることを考慮して設定定れている。刻印24a~24dの大きさを2~3μm角以上にするならば、40倍程度の実態顕微鏡でもない口に判るような形状とされており、その全体形はは非対象にされている。なお、刻印24a~24dのパターンは複数用意されており、不良部分の形状にあわせて適宜選択できるようになっている。

更に、刻印24a~24dの深さについては、後述する薄片化工程を考慮に入れ、半導体チップ10'の半導体基板にまで達するに必要な値に設定されている。ただ、不良原因が半導体基板ではなく電極部分等の浅い部分にあるならば、刻印24a~24dの深さは半導体基板にまで達する必要はない。

なお、ビーム生成部11にて生成される荷電粒子 ビームとしては、ここではガリウムイオンビーム が採用されている。このビーム径は画像表示を行う場合には良好な像を得るために500 人以下に設定されている。そして刻印加工に切り換える場合には、加工速度を高める意味でその電流値を上記の場合に比べて高く設定することもできる。この場合のビーム径はその電流値を高めることにより2000~3000人程度にしても差し支えない。

上記した刻印加工が終了したならば、表示装置 8 を動作させて、刻印24a ~24d と不良アドレス 21の部分との位置関係が正確に合っているか否か その拡大画像により確認する。

この確認が終了したならば、半導体装置10を半 導体検査装置から取り出し、次に、図外の透過型 電子顕微鏡のための試料作成に移る。

まず、半導体装置10のパッケージから半導体チップ10'を取り出し、図外のダイシングマシンを用いて第3図に示すように半導体チップ10'を小さく切断して試料チップ片20を得る。試料チップ片20の寸法は透過型電子顕微鏡の試料として適当な大きさ、ここでは1.5mm 角程度にする。この際、

ダイシングマシンに付属の実態顕微鏡を用いて、 不良アドレス21の部分が試料チップ片20の中央に くるように正確に切り出す。このセンター出しは 透過型電子顕微鏡での観察精度に大きく関わるの で慎重に行う必要がある。

次に、半導体チップ10'から切断された試料チップ片20をダイシングマシンから取り出し、薬品を用いて試料チップ片20における電極等の表面形成層を剝離処理する。剝離に使用される薬品は試料チップ片20の半導体基板に影響を及ぼさないものを使用する。ただ、不良原因が半導体基板ではなく電極部分の浅い部分にあるならば、電極部分が最も表面となるように剝離作業を行う。

この剝離作業が終了したならば、剝離処理された試料チップ片20を回転研磨機を用いて50 μm 以下に研磨し、更に鏡面研磨する。第4図は研磨機を用いて試料チップ片20の裏面が研磨されている様子を示したもので、研磨台26の他は図示省略されている。また、精度の高い研磨を行う場合には、くぼみ状(ディンプル)の機械研磨を行うことが

ある。この場合、不良アドレス21の裏面部分が一番薄くなるようにくぼみの中心と不良アドレス21の中心とが一致するようにして、試料チップ片20を10μm 以下にまで研磨し、更に鏡面研磨する。このくぼみ状研磨による場合には、刻印24a~24dの深さを10μm 程度に設定すると、研磨の過程で試料チップ片20の裏面から刻印24a~24dが透けてみえるので、くぼみの中心と不良アドレス21の中心とがずれていた場合でも途中で加工位置の修正を行うことができるというメリットがある。

この研磨が終了すれば、最終的な試料チップ片20の薄片化加工を別の荷電粒子ピーム加工装置を用いて行う。まず、鏡面研磨が行われた試料チップ片20を第5図に示す試料支持板27(メッシュ)に固定した後、これを荷電粒子ピーム加工装置をセットする。そして荷電粒子ピーム加工装置を動作させると、試料支持板27とともに試料チップ片20の風面側中心部に向けて照射し、

これで試料チップ片20の裏面部が山形状に削られるようになっている。このような方法で試料チップ片20の不良アドレス21の中心部を50人程度にまで薄片化する。

なお、この荷電粒子ピーム加工装置では、加工 速度をあげるために比較的太めのアルゴンイオン ピームが使用されており、その試料チップ片20の 裏面に対する入射角は10度から15度程度に設定さ れている。

この薄片化加工が終了すれば、荷電粒子ピーム加工装置から試料チップ片20を試料支持板27とともに取り出し、図外の透過型電子顕微鏡にセットする。そして透過型電子顕微鏡により、試料チップ片20の拡大画像を表示出力する。このときの画面中には刻印24a~24dがはっきりと写し出され、これを目印に不良アドレス21の部分を誤りなく特定することができ、この拡大画像により半導体装置10の不良原因を調査する。

このような手順で半導体装置10の不良原因を調査するにあたり、半導体検査装置を使用すると、

次のようなメリットを得られる。

つまり荷電粒子ピーム加工装置を用いて試料チ ップ片20の中でも50人程度にまで薄片化された部 分が不良アドレス21の部分とずれた場合であって も、このことが透過型電子顕微鏡により試料チッ プ片20の画像を拡大表示させた段階で刻印24a~ 24d の目印により判るので、結果として、誤った アドレスの部分を調査するいうことが無くなる。 更にその上で、透過型電子顕微鏡の構成上、試料 チップ片20が裏返しになっても画像が得られるの で、不良アドレス21の部分を間違えてしまうおそ れがあるが、刻印24a ~24d の全体形状は非対象 となっているので、同様に刻印24a ~24d を見る と、試料チップ片20が裏返しになっていることが 判る。従って、半導体装置10の半導体チップ10' 上において電気的に不良である箇所の直接的な拡 大画像を透過型電子顕微鏡によって表示出力する ことができるので、半導体装置10の不良原因を正 確に調査する上で非常に大きな意義がある。

なお、本発明にかかる半導体検査装置は上記実

施例に限定されず、半導体チップに対して荷電粒子ピームを下方から照射する所謂倒立型の形態を採っても良い。かかる形態による場合には、半季体チップとしSIテスタとを接続するソケットを使うしてき、更にそので、電気になって、できるので、電気を極力短くできノイズの低減化を図ることができ、半導体チップの高精度な電気的な検査を行う上で大きなメリットがある。

<発明の効果>

以上、本発明にかかる半導体検査装置に半導体を をは、、半導体を対応する配置位を では、、半導体を対応する配置位を では、、半導体を対応する配置位を では対応する配置位を では対応するので、 ではなってがの不良で でいるので、 とができる。 それで でいるので、 できる。 でいるのに でいるのに でいるので、 できる。 でいるので、 できる。 でいるので、 でいるのに、 でいるので、 でい となっているので、その後の工程においても半導体チップの不良アドレスを誤りなく特定することができる。

一方、本発明にかかる半導体検査方法による場合には、透過型電子顕微鏡を用いて観察するにあたり、半導体チップ上の刻印を目印にしてその不良アドレスの部分を誤りなく特定することができるので、不良アドレスの部分の状態を直接に観察することができる。

従って、半導体装置の不良原因を正確に調査する上で非常に大きなメリットがある。

4. 図面の簡単な説明

以下、本発明にかかる半導体検査装置及び半導体検査方法の一実施例を図面を参照して説明する。 第1図は半導体検査装置の構成図、第2図は半導体検査装置の表示出力図で、刻印が施された半導体チップの拡大画像を示す図、第3図は半導体チップから試料チップ片が切り出される様子を示す説明図、第4図は研磨機により試料チップ片が研磨されている様子を示す説明図、第5図(a)は荷電

特開平3-205573 (7)

粒子ピーム加工装置により試料チップ片が薄片化されている様子を示す説明図、第5図(b) は試料チップ片の破断面を併せて示す第5図(a) に対応する図である。第6図は従来の半導体検査装置を説明するための図であって、(a) は第3図に対応する図、(b) は第4図に対応する図、(c)、(d) は第5図(a)、(b) にそれぞれ対応する図である。

10'・・・半導体チップ 18・・・荷電粒子ピーム 4 ・・・コンピュータ 5 ・・・しSIテスタ 24a ~24d ・・・刻印

特許出願人 シャープ株式会社 代理人 弁理士 大西 孝 治

